首页 > IT业界 > 正文

英特尔公布芯片发展战略:堆叠式“小芯片”

2018-12-13 15:50:59  来源:环球网

摘要:据美媒The Verge 12月12日报道,在本周英特尔的架构日(Architecture Day)活动上,英特尔为其未来处理器的开发制定了一个非常清晰的战略,其中大部分将围绕把现代CPU的各个部件分解成独立的可堆叠的“小芯片”(chiplet)。
关键词: 英特尔 芯片
  据美媒The Verge 12月12日报道,在本周英特尔的架构日(Architecture Day)活动上,英特尔为其未来处理器的开发制定了一个非常清晰的战略,其中大部分将围绕把现代CPU的各个部件分解成独立的可堆叠的“小芯片”(chiplet)。
 
  英特尔的目标是在2019年末推出基于Foveros 3D堆叠技术的产品,这将是业内首次把堆叠技术运用于芯片内部。如今市场上已经有堆叠内存,英特尔正将类似的技术应用于CPU中,使其设计人员能够在已经组装好的芯片上大幅缩减额外的处理能力。片上内存、功率调节、图形和AI处理都可以构成单独的小芯片,其中一些可以堆叠在一起。这种模块化的方式不仅能提供更好的计算密度及灵活性,而且有助于英特尔攻克其最大的挑战之一:以10纳米(10nm)规模构建完整芯片。
 
  此前,英特尔的10nm线路图一直在不断下滑,很有可能是英特尔在该项目中面临着难以克服的工程问题。美国科技网站SemiAccurate10月的一份报告甚至暗示英特尔已完全取消其10nm计划,尽管英特尔这家老牌芯片制造商否认了这一传言,并称其“在10nm上取得了良好的进展”。
 
  事实上,从英特尔的最新公开来看,两者言论可能都属实。在研发Foveros的过程中,英特尔表示会采用“2D堆叠”,即将各种处理器组件分离成更小的芯片,每个芯片都可以使用不同的生产节点制造。这样,英特尔可以提供名义上的10nm CPU,但是其中仍具有14nm和22nm芯片模块。
 
  此次英特尔也宣布了Sunny Cove将于2019年下半年成为新一代Core和Xeon处理器核心。英特尔承诺,将改善延迟并允许更多操作并行执行(因此更像GPU)。在显卡方面,英特尔还推出了新Gen11集成显卡,旨在打破1 TFLOPS屏障,这将是2019年“10nm”处理器的一部分。此外,有关在2020年之前推出一款独立的图形处理器的计划没有改变。

第三十届CIO班招生
法国布雷斯特商学院硕士班招生
北达软EXIN网络空间与IT安全基础认证培训
北达软EXIN DevOps Professional认证培训
责编:baiyl