北京大学深圳系统芯片设计重点实验室主任

少年中国芯工程总指挥 何进

过去六十余年，摩尔定律是全球数字产业的底层引擎。1965 年戈登・摩尔提出，晶体管数量每 18-24 个月翻倍。半个世纪以来，摩尔定律作为半导体产业核心驱动力，依靠持续缩小晶体管尺寸，提升集成电路密度、降低成本，实现算力指数级飞跃，推动数字革命浪潮。但如今这套演进逻辑正遭遇多重天花板——摩尔定律走向失效，来源于物理极限、经济壁垒、冯・诺依曼架构固有矛盾三重客观约束。

第一是物理极限。晶体管尺寸逼近埃米级时，量子隧穿效应显现，电子隧穿绝缘层，引发漏电、开关特性恶化、芯片功耗飙升；晶体管密度指数提升带来发热量几何级增长，散热成为重大工程障碍。光刻、蚀刻、掺杂等工艺精度逼近物理极限，原子级制造带来巨大技术难题，单纯缩小晶体管的路径触碰物理边界。

第二是经济极限。3nm/2nm 晶圆厂建设投资飙升至数百亿美元，高昂资本开支成为企业沉重负担。晶体管密度暴涨带来设计复杂度激增，需要超大规模设计团队与天价 EDA 工具，芯片设计、验证成本大幅抬升。与此同时，新制程带来的性能、功耗收益逐步弱化，高额投入无法换取对等商业价值，传统 “制程微缩即收益” 逻辑失效。摩尔定律的延续，已经不只是技术问题，更是成本收益的博弈。

第三是冯・诺依曼架构带来的互连墙（存储墙）。冯・诺依曼架构下，计算单元与存储单元物理完全分离，数据需要二者之间反复搬运。计算单元性能指数增长，但内存读写速度提升缓慢，处理器长期等待数据，制约整体性能；数据在互连线高频传输产生的能耗远超计算本身的能耗，成为高性能计算、AI 发展的阻碍。芯片内部信号延迟取代晶体管本身，成为性能主导因素，传统总线架构难以适配低延迟、高带宽算力需求，架构革新迫在眉睫。

三重壁垒叠加，摩尔定律从 “必然” 走向 “或然”，芯片产业迎来范式转移的关键节点。行业需要跳出单纯缩小尺寸的传统路径，依靠新材料、新架构、新计算范式突破物理与成本枷锁，寻找全新技术赛道。

2026 年 5 月 25 日，在 ISCAS 2026 国际会议上，何庭波正式发布韬（τ）定律。这是中国首次在全球顶级学术舞台提出产业演进新原则，代表中国半导体从技术跟跑迈向理念引领。

摩尔定律以单位面积晶体管数量作为度量衡，核心是二维平面下的几何缩微，把晶体管做得更小、更密，属于 “以空间换性能”，瓶颈是物理墙、功耗墙、成本墙，由重资产制造主导。韬（τ）定律度量衡是信号时间常数 τ，核心目标是系统性降低芯片与系统的时间常数，压缩信号传输时延；以时间缩微替代几何缩微，关注时间与时延，模式为 “以时间提效率”，突破物理堆叠的极限，由设计牵引、系统创新主导。

韬定律属于四大芯片产业路线中的 “时间常数压缩” 路线，区别于物理几何压缩、器件几何创新、物理堆叠封装。其完整体系包含器件、电路、芯片、系统四层协同技术路径，四层逐级联动，构成完整的方法论。

器件层：革新晶体管结构，引入 FinFET、GAA、CFET 等三维堆叠器件结构，搭配高迁移率沟道材料；升级钴、钌等低电阻率互连线材与超低 k 介质，降低 RC 固有时间常数，从物理底层削减信号时延，为上层架构优化打下物理基础。

电路层：核心是逻辑折叠，打破二维平面布局限制，依托 TSV、TGV 硅 / 玻璃通孔 3D 堆叠技术，将计算、存储单元垂直堆叠，把平面电路垂直 “折叠”；一方面提升单位体积逻辑密度，另一方面缩短关键信号路径，减少长距离互连损耗。逻辑折叠实现时域硬件资源复用，同一硬件单元在不同时间片切换功能，提升硬件利用效率，从根源缓解冯・诺依曼存储墙，计算与存储单元垂直方向微米级短距离传输，降低延迟与功耗。

芯片层：实现算法、操作系统、编译优化与硬件微架构深度耦合，细粒度指令流、数据流动态调度，深度挖掘多核异构并行能力，消除软硬件适配冗余开销，缩短任务整体执行周期，解决硬件规格高但实际算力无法释放的痛点。

系统层：核心为灵衢总线，剔除通用协议冗余字段，硬件固化协议解析逻辑，搭配自适应路由，降低多芯片、集群场景下跨节点通信时延，构建算力单元之间高速通信底座，支撑 EB 级数据交互、千亿参数大模型训练。

韬定律已经完成工程落地验证。在韬定律技术理念指引下，华为六年完成 381 款芯片量产，覆盖通信基站、云计算中心、AI 服务器、智能汽车、高端消费电子等场景，经受大规模市场可靠性检验。新一代麒麟旗舰芯片计划 2026 年秋季亮相，完整采用逻辑折叠技术，不依赖先进制程工艺，依靠架构创新，让 CPU 多核效率、GPU 渲染、NPU 端侧 AI 算力达到全球消费级芯片领先水平。远期技术愿景：至 2031 年，依托韬定律架构，芯片晶体管密度与系统性能对标传统 1.4nm 制程水平，降低对 EUV 光刻机与前沿制程的路径依赖，走出非对称技术突围道路。

韬定律的价值不局限于单一企业技术方案，它为后摩尔时代提供一套自洽完整的工程技术路线，同时对全球半导体竞争格局、产业链生态带来深刻改变。

从技术路线选择来看，物理几何压缩路线受 EUV 设备限制，叠加物理、经济双重壁垒；器件创新只能实现技术续命；单纯堆算力会放大功耗、互联、内存墙问题。韬定律选择系统结构重构，把竞争重心转移到架构、软件、系统协同这些国内可实现能力的领域。

技术层面，韬定律摆脱对无限缩小物理尺寸的路径依赖，给出后摩尔时代持续演进的底层逻辑与工程实现路径。

产业层面，有望重塑全球半导体竞争秩序，为后发国家提供非对称追赶路径，实现局部突破乃至整体超越。传统摩尔时代核心竞争焦点集中在光刻制造；韬定律体系下，3D 堆叠、混合键合、TSV/TGV、先进封装成为实现逻辑折叠的关键环节，先进封装、异质集成、光互联、存算一体、光子芯片等赛道迎来发展机遇，会带动配套 EDA、新型封装工艺、特种材料、设备的发展，催生全新半导体产业生态。

战略层面，助力掌握核心技术定义权与行业话语权，强化数字经济时代产业竞争力，筑牢关键信息基础设施供应链安全防线。面对先进制程外部限制，韬定律开辟不依赖尖端 EUV 光刻机的全新路线，实现换道重构，争取产业战略自主性；推动行业从制程节点竞赛转向 3D 堆叠创新赛道，改写行业核心竞争逻辑。

韬定律并非否定摩尔定律，而是后摩尔时代的全新范式转移。整套体系落地需要器件、电路、芯片、系统全链路协同，是长期产业工程。它证明除追求极致制程之外，通过架构创新、系统协同，同样可以实现算力代际提升。

摩尔定律红利逐步耗尽，全球半导体产业处于范式切换关键节点。韬定律以压缩时间常数 τ 为核心，依托逻辑折叠完成架构突围，既是芯片底层技术方法论革新，也是换道突围的战略方案。这套由中国产业界提出的技术范式，为全球后摩尔时代芯片演进提供新的可行路径，也为国内半导体产业开辟新的发展赛道。